Percobaan 1 - Kondisi 11 :
Buatlah rangkaian J-K flip flop dan D flip flop seperti pada gambar pada percobaan 1 dengan ketentuan input B0=0, B1=1, B2=don’t care, B3=don’t care, B4=0, B5=don’t care, B6=clock
Rangkaian Simulasi [Kembali]
Percobaan 1 - Kondisi 11 :
Video
[Kembali]
Percobaan 1 - Kondisi 11:
Prinsip Kerja [Kembali]
Percobaan 1 - Kondisi 11:
Kondisi pada percobaan ini yaitu, input B0=0, B1=1, B2=don’t care, B3=don’t care, B4=0, B5=don’t care, B6=clock. Pada percobaan ini memakai J-K Flip Flop dan D-Flip Flop. J-K FlipFlop merupakan flip flop yang dibangun berdasarkan pengembangan dari RS flip-flop. Sedangkan pada D-Flipflop ialah salah satu jenis
flip-flop yang dibangun dengan enggunakan flip-flop R-S.Bedanya dengan R-S
flip-flop terletak pada inputan R, dan D Flip-flop inputan R terlebih dahulu
diberi gerbang NOT.
Jadi, pada percobaan ini, JK Flipflop mempunyai kondisi R-S, dan clock aktif low yang artinya inputan hanya akan aktif jika berlogika 0. Jika pin kedua atau salah satu input R-S aktif atau berlogika 0, maka output yang dihasilkan akan mengikuti perintah R atau S yang diaktifkan. Jika input yang aktif ialah Reset, maka outputnya akan mengikuti kondisi Reset 0-1. Sedangkan jika input yang aktif ialah Set, maka outputnya akan mengikuti kondisi Set atau 1-0.
Power Supply mengaliri Arus ke kaki input atas switch yang berarti berlogika 1 dan arus menuju ke ground dari kaki input switch yang bawah berarti berlogika 0 (Sesuai dengan kondisi). Pada Karena pada kondisi percobaan ini B0=0 yang terhubung ke Reset, B1=1 terhubung ke Set, B2=don’t care terhubung dengan kaki J, B3=don’t care atau bisa diubah menjadi clock, B4=0 terhubung ke K, B5=don’t care terhubung ke kaki D, dan B6=clock yang terhubung ke kaki clock.
Pada J-K FlipFlop:
Karena B0 terhubung ke Reset berlogika 0, berarti Input Reset akan aktif dan mengikuti tabel kebenaran dari Reset yang menghasilkan output Q=0; Q'=1 disebut dengan input reset. Kaki input J-K jika diubah-ubah tidak akan berpengaruh ke output atau diabaikan, karena output yang bekerja atau mengikuti perintah dari kaki input Reset.
Kaki Set terhubung dengan B1 yang terhubung dengan Power Supply, Kaki D terhubung ke B5 yang inputnya terserah (antara 0 dan 1), kaki CLK terhubunga ke clock, dan kaki Reset terhubung ke kaki input R yang berlogika 0. Hal ini berarti inputan pada D FlipFlop ini hanya akan bergantung pada nilai Reset dan nilai inputan kaki D akan diabaikan karena Reset hanya akan aktif saat berlogika 0. Oleh karena itu, kedua rangkaian dari T-FlipFlop dan D-FlipFlop nilai outputnya Q=0 dan Q'=1 yang hanya mengikuti nilai inputan kaki Reset.
